Jumat, 04 November 2011

jfet dan mosfet


JFET DAN MOSFET


LOGOpolltek.JPG

OLEH
NIKEN IRA WIDODO
ARI SAPUTRA
NOVIA ZENIATI
UMMY GUSTI SALAMAH
IWAN FAJRI
YANUAR KURNIAWAN
RIKI ARANDA
TEGAR ISMAIL

KELAS 2CB


JURUSAN TEKNIK KOMPUTER
POLITEKNIK NEGERI SRIWIJAYA
2010-2011





JFET
1.     Teori Dasar

JFET adalah tipe dari transistor jenis FET. Dan transistor jenis FET (Transistor efek–medan) adalah salah satu jenis transistor menggunakan medan listrik untuk mengendalikan konduktifitas suatu kanal dari jenis pembawa muatan tunggal dalam bahan semikonduktor. FET kadang-kadang disebut sebagai transistor ekakutub untuk membedakan operasi pembawa muatan tunggal yang dilakukannya dengan operasi dua pembawa muatan pada transistor dwikutub (BJT).

2.     Sejarah

Transistor efek–medan diciptakan oleh Julius Edgar Lilienfeld pada tahun 1925 dan oleh Oskar Heil pada tahun 1934, tetapi peranti praktis tidak dibuat secara masal hingga tahun 1990-an.

3.     Teori JFET
Gambar dibawah menunjukkan struktur transistor JFET kanal n dan kanal p. Kanal n dibuat dari bahan semikonduktor tipe n dan kanal p dibuat dari semikonduktor tipe p. Ujung atas dinamakan Drain dan ujung bawah dinamakan Source. Pada kedua sisi kiri dan kanan terdapat implant semikonduktor yang berbeda tipe. Terminal  kedua sisi implant ini terhubung satu dengan lainnya secara internal dan dinamakan Gate.
http://www.electroniclab.com/images/stories/ElkaDasar/JFET.gif
Gambar 1 : Struktur JFET (a) kanal-n (b) kanal-p
Istilah field efect (efek medan listrik) sendiri berasal dari prinsip kerja transistor ini yang berkenaan dengan lapisan deplesi (depletion layer). Lapisan ini terbentuk antara semikonduktor tipe n dan tipe p, karena bergabungnya elektron dan hole di sekitar daerah perbatasan. Sama seperti medan listrik, lapisan deplesi ini bisa membesar atau mengecil tergantung dari tegangan antara gate dengan source. Pada gambar di atas, lapisan deplesi ditunjukkan dengan warna kuning di sisi kiri dan kanan.
JFET kanal-n
Untuk menjelaskan prinsip kerja transistor JFET lebih jauh akan ditinjau  transistor JFET kanal-n. Drain dan Source transistor ini dibuat dengan semikonduktor tipe n dan  Gate dengan tipe p. Gambar berikut menunjukkan bagaimana transistor ini di beri tegangan bias. Tegangan bias antara gate dan source adalah tegangan reverse bias atau disebut bias negatif. Tegangan bias negatif berarti tegangan gate lebih negatif terhadap source. Perlu catatan, Kedua gate terhubung satu dengan lainnya (tidak tampak dalam gambar). 
http://www.electroniclab.com/images/stories/ElkaDasar/Fet-bias.gif
Gambar 2 : Lapisan deplesi jika gate-source biberi bias negatif 
Dari gambar di atas, elektron yang mengalir dari source menuju drain harus melewati lapisan deplesi. Di sini lapisan deplesi berfungsi semacan keran air. Banyaknya elektron yang mengalir dari source menuju drain tergantung dari ketebalan lapisan deplesi. Lapisan deplesi bisa menyempit,  melebar atau membuka tergantung dari tegangan gate terhadap source.  
Jika gate semakin negatif terhadap source, maka lapisan deplesi akan semakin menebal. Lapisan deplesi bisa saja menutup seluruh kanal transistor bahkan dapat menyentuh drain dan source.  Ketika keadaan ini terjadi, tidak ada arus yang dapat mengalir atau sangat kecil sekali.Jadi jika tegangan gate semakin negatif terhadap source maka semakin kecil arus yang bisa melewati kanal drain dan source. 
http://www.electroniclab.com/images/stories/ElkaDasar/Fet-gate0.gif
Gambar 3 : Lapisan deplesi pada saat tegangan gate-source = 0 volt
Jika misalnya tegangan gate dari nilai negatif perlahan-lahan dinaikkan sampai sama dengan tegangan Source. Ternyata lapisan deplesi mengecil hingga sampai suatu saat terdapat celah sempit.  Arus elektron mulai mengalir melalui celah sempit ini dan terjadilah konduksi Drain dan Source. Arus yang terjadi pada keadaan ini adalah arus maksimum yang dapat mengalir berapapun tegangan drain terhadap source. Hal ini karena celah lapisan deplesi sudah maksimum tidak bisa lebih lebar lagi. Tegangan gate tidak bisa dinaikkan menjadi positif, karena kalau nilainya positif maka gate-source tidak lain hanya sebagai dioda.    
Karena tegangan bias yang negatif, maka arus gate yang disebut IGakan sangat kecil sekali. Dapat dimengerti resistansi input (input impedance) gate akan sangat besar. Impedansi input transistor FET umumnya bisa mencapai satuan MOhm. Sebuah transistor JFET diketahui arus gate 2 nA pada saat tegangan reverse gate 4 V, maka dari hukum Ohm dapat dihitung resistansi input transistor ini adalah :
Rin = 4V/2nA = 2000 Mohm 
4.     Simbol JFET
Untuk mengambarkan JFET  pada skema rangkaian elektronika, bisa dipakai simbol seperti pada gambar di bawah berikut. 
http://www.electroniclab.com/images/stories/ElkaDasar/Fet-sch.gif
Gambar 4 : Simbol komponen (a)JFET-n (b)JFET-p
Karena struktur yang sama, terminal drain dan source untuk aplikasi frekuensi rendah dapat dibolak balik. Namun biasanya tidak demikian untuk aplikasi frekuensi tinggi. Umumnya JFET untuk aplikasi frekuensi tinggi memperhitungkan kapasitansi bahan antara gate dengan drain dan juga antara gate dengan source. Dalam pembuatan JFET, umumnya ada perbedaan kapasitansi gate terhadap drain dan antara gate dengan source.
JFET kanal-p
Transistor JFET kanal-p memiliki prinsip yang sama dengan JFET kanal-n, hanya saja kanal yang digunakan adalah semikonduktor tipe p. Dengan demikian polaritas tegangan dan arah arus berlawanan jika dibandingkan dengan transistor JFET kanal-n. Simbol rangkaian untuk tipe p juga sama, hanya saja dengan arah panah yang berbeda.      
Kurva Drain
Gambar berikut adalah bagaimana transitor JFET diberi bias.Kali ini digambar dengan menggunakan simbol JFET. Gambar (a) adalah jika diberi bias negatif dan gambar (b) jika gate dan source dihubung singkat.
http://www.electroniclab.com/images/stories/ElkaDasar/bias-sch.gif
Gambar 5 : Tegangan bias transistor JFET-n
Jika gate dan source dihubung singkat, maka akan diperoleh arus drain maksimum. Ingat jika VGS=0 lapisan deplesi kiri dan kanan pada posisi yang hampir membuka. Perhatikan contoh kurva drain pada gambar berikut, yang menunjukkan karakteristik arus drain IDdan tegangan drain-source VDS. Terlihat arus drain ID tetap (konstan) setelah VDS melewati suatu besar tegangan tertentu yang disebut Vp
Pada keadaan ini (VGS=0) celah lapisan deplesi hampir bersingungan dan sedikit membuka. Arus ID bisa konstan karena celah deplesi yang sempit itu mencegah aliran arus ID yang lebih besar. Perumpamaannya sama seperti selang air plastik yang ditekan dengan jari, air yang mengalir juga tidak bisa lebih banyak lagi. Dari sinilah dibuat istilah  pinchoff voltage (tegangan jepit) dengan simbol Vp. Arus ID maksimum ini di sebut IDSS yang berarti arus drain-source jika gate dihubung singkat (shorted gate). Ini adalah arus maksimum yang bisa dihasilkan oleh suatu transistor JFET dan karakteristik IDSS ini tercantum di datasheet. 

http://www.electroniclab.com/images/stories/ElkaDasar/kurva-drain.gif
Gambar 6 : kurva drain IDS terhadap VDS
JFET berlaku sebagai sumber arus konstan sampai pada tengangan tertentu yang disebut VDS(max). Tegangan maksimum ini disebut breakdown voltagedimana arus tiba-tiba menjadi tidak terhingga.  Tentu transistor tidaklah dimaksudkan untuk bekerja sampai daerah breakdown. Daerah antara VP dan VDS(max) disebut daerah active (active region). Sedangkan 0 volt sampai tegangan Vp disebut daerah Ohmic (Ohmic region).   
Daerah Ohmic
Pada tegangan VDS antara 0 volt sampai tegangan pinchoff VP=4 volt, arus ID menaik dengan kemiringan yang tetap. Daerah ini disebut daerah Ohmic. Tentu sudah maklum bahwa daerah Ohmic ini tidak lain adalah resistansi drain-source dan termasuk celah kanal diantara lapisan deplesi. Ketika bekerja pada daerah ohmic, JFET berlaku seperti resistor dan dapat diketahui besar resistansinya adalah :
RDS = Vp/IDSS
RDS disebut ohmic resistance, sebagai contoh di dataseet diketahui VP = 4V dan IDSS = 10 mA, maka dapat diketahui :
RDS = 4V/10mA = 400 Ohm
Tegangan cutoff gate
Dari contoh kurva drain di atas terlihat beberapa garis-garis kurva untuk beberapa   tegangan VGS yang berbeda. Pertama adalah kurva paling atas dimana IDSS=10 mA dan kondisi ini tercapai jika VGS=0 dan perhatikan juga tegangan pinchoff VP=4V. Kemudian kurva berikutnya adalah VGS = -1V lalu VGS=-2V dan seterusnya. Jika VGS semakin kecil terlihat arus ID juga semakin kecil.  
Perhatikan kurva yang paling bawah dimana VGS=-4V. Pada kurva ternyata arus ID sangat kecil sekali dan hampir nol. Tegangan ini dinamakan tegangan cutoff gate-source (gate source cutoff voltage) yang ditulis sebagai VGS(off). Pada saat ini lapisan deplesi sudah bersingungan satu sama lain, sehingga arus yang bisa melewati kecil sekali atau hampir nol. 
Bukan suatu kebetulan bahwa kenyataannya bahwa VGS(off)=-4V dan VP=4V. Ternyata memang pada saat demikian lapisan deplesi bersentuhan atau hampir bersentuhan.  
Maka di datasheet biasanya hanya ada satu besaran yang tertera VGS(off) atau VP. Oleh karena sudah diketahui hubungan persamaan :
VGS(off) = -VP
5.     Pabrikasi JFET
Kalau sebelumnya sudah dijelaskan bagaimana struktur JFET secara teoritis, maka gambar berikut adalah bagaimana sebenarnya transistor  JFET-n dibuat.  
http://www.electroniclab.com/images/stories/ElkaDasar/JFET-IC.gif
Gambar 7 : Struktur penampang JFET-n 
Transistor JFET-n dibuat di atas satu lempengan semikonduktor tipe-p sebagai subtrat (subtrate) atau dasar (base).Untuk membuat kanal n, di atas subtrat di-implant semikonduktor tipe n yaitu dengan memberikan doping elektron. Kanal-n ini akan menjadi drain dan source. Kemudian di atas kanal-n dibuat implant tipe-p, caranya adalah dengan memberi doping p (hole). Implant tipe p ini yang menjadi gate. Gate dan subtrat disambungkan secara internal.  

6. Model matematis

Arus pada N-JFET yang dikarenakan oleh tegangan kecil VDS adalah:
I_{DSS} = (2a) \frac{W}{L} q N_d \mu_n V_{DS}
Dimana:
·    2a = ketebalan kanal
·    W = lebar kanal
·    L = panjang kanal
·    q = muatan listrik = 1.6 x 10-19 C
·    μn = pergerakan elektron
·    Nd = konsentrasi pengotor
I_{DS} = I_{DSS}\left[1 - \frac{V_{GS}}{V_P}\right]^2Di daerah penjenuhan:


Di daerah linier:
I_D = (2a) \frac{W}{L} q N_d {{\mu}_n} \left[1 - \sqrt{\frac{V_{GS}}{V_P}}\right]V_{DS}


atau
I_D = \frac{2I_{DSS}}{V_P^2} (V_{GS} - V_P - \frac{V_{DS}}{2})V_{DS}



Contoh Aplikasi Penggunaan JFET
1.       JFET buffer (Common Drain Amplifier)
N-Channel JFET Buffer                                                                                                         







Figure 1 - N-Channel JFET Buffer
N-Channel JFET Buffer Bias
VDD
(V)
Desired VRS 
(V)
Vp or VGS(off) (Pinch off Voltage, negative)
(V)
IDSS (Zero Gate Voltage Drain Current) 
(mA)
Results
IDS
(mA)
RS
(ohms)
VGS
(V) 

Equations:
IDS= IDSS(1-VGS/Vp)2
RS= VRS/IDS

2.     BASS Preamp







3.    FM Radio 1 Transistor


Dengan menggunakan JFET 2N4416
Jadi kebanyakan JFET digunakan pada penguat tegangan pada amplifier yang membuatkarakter sound yang sangat musikal dan natural.
MOSFET
Transistor efek-medan semikonduktor logam-oksida (MOSFET) adalah salah satu jenistransistor efek medan. Prinsip dasar perangkat ini pertama kali diusulkan oleh Julius Edgar Lilienfeld pada tahun 1925 . MOSFET mencakup kanal dari bahan semikonduktor tipe-N dantipe-P, dan disebut NMOSFET atau PMOSFET (juga biasa nMOS, pMOS). Ini adalah transistor yang paling umum pada sirkuit digital maupun analog, namun transistor pertemuan dwikutub pada satu waktu lebih umum.
Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’
sedr42021_0401a

sedr42021_0401b
Gambar 1. Struktrur fisik transistor NMOS jenis enhancement
Simbol MOSFET
Berbagai simbol digunakan untuk MOSFET. Desain dasar umumnya garis untuk saluran dengan kaki sumber dan cerat meninggalkannya di setiap ujung dan membelok kembali sejajar dengan kanal. Garis lain diambil sejajar dari kanal untuk gerbang. Kadang-kadang tiga segmen garis digunakan untuk kanal peranti moda pengayaan dan garis lurus untuk moda pemiskinan.
Sambungan badan jika ditampilkan digambar tersambung ke bagian tengan kanal dengan panah yang menunjukkan PMOS atau NMOS. Panah selalu menunjuk dari P ke N, sehingga NMOS (kanal-N dalam sumur-P atau substrat-P) memiliki panah yang menunjuk kedalam (dari badan ke kanal). Jika badan terhubung ke sumber (seperti yang umumnya dilakukan) kadang-kadang saluran badan dibelokkan untuk bertemu dengan sumber dan meninggalkan transistor. Jika badan tidak ditampilkan (seperti yang sering terjadi pada desain IC desain karena umumnya badan bersama) simbol inversi kadang-kadang digunakan untuk menunjukkan PMOS, sebuah panah pada sumber dapat digunakan dengan cara yang sama seperti transistor dwikutub (keluar untuk NMOS, masuk untuk PMOS).

CJFET P-Channel Labelled.svg
IGFET P-Ch Enh Labelled.svg
IGFET P-Ch Enh Labelled simplified.svg
IGFET P-Ch Dep Labelled.svg
Kanal-P
JFET N-Channel Labelled.svg
IGFET N-Ch Enh Labelled.svg
IGFET N-Ch Enh Labelled simplified.svg
IGFET N-Ch Dep Labelled.svg
Kanal-N
JFET
MOSFET pengayaan
MOSFET pemiskinan

Untuk simbol yang memperlihatkan saluran badan, di sini dihubungkan internal ke sumber. Ini adalah konfigurasi umum, namun tidak berarti hanya satu-satunya konfigurasi. Pada dasarnya, MOSFET adalah peranti empat saluran, dan di sirkuit terpadu banyak MOSFET yang berbagi sambungan badan, tidak harus terhubung dengan saluran sumber semua transistor.

Struktur MOSFET dan formasi kanal

Sebuah transistor efek-medan semikonduktor–logam–oksida (MOSFET) adalah berdasarkan pada modulasi konsentrasi muatan oleh kapasitansi MOS di antara elektroda badan dan elektroda gerbang yang terletak diatas badan dan diisolasikan dari semua daerah peranti dengan sebuah lapisan dielektrik gerbang yang dalam MOSFET adalah sebuah oksida, seperti silikon dioksida. Jika dielektriknya bukan merupakan oksida, peranti mungkin disebut sebagai FET semikonduktor–logam–terisolasi (MISFET) atau FET gerbang–terisolasi (IGFET). MOSFET menyertakan dua saluran tambahan yaitu sumber dan cerat yang disambungkan ke daerah dikotori berat tersendiri yang dipisahkan dari daerah badan. Daerah tersebut dapat berupa tipe-p ataupun tipe-n, tetapi keduanya harus dari tipe yang sama, dan berlawanan tipe dengan daerah badan. Daerah sumber dan cerat yang dikotori berat biasanya ditandai dengan '+' setelah tipe pengotor. Sedangkan daerah yang dikotori ringan tidak diberikan tanda.
Jika MOSFET adalah berupa kanal-n atau NMOS FET, lalu sumber dan cerat adalah daerah 'n+' dan badan adalah daerah 'p'. Maka seperti yang dijelaskan diatas, dengan tegangan gerbang yang cukup, diatas harga tegangan ambang, elektron dari sumber memasuki lapisan inversi atau kanal-n pada antarmuka antara daerah-p dengan oksida. Kanal yang menghantar ini merentang di antara sumber dan cerat, dan arus dialirkan melalui kanal ini jika ada tegangan yang dikenakan di antara sumber dan cerat.
Jika tegangan gerbang dibawah harga ambang, kanal kurang terpopulasi dan hanya sedikit arus bocoran praambang yang dapat mengalir dari sumber ke cerat.
http://upload.wikimedia.org/wikipedia/commons/thumb/b/b3/N-channel_enhancement-type_MOSFET.svg/220px-N-channel_enhancement-type_MOSFET.svg.png
http://bits.wikimedia.org/skins-1.17/common/images/magnify-clip.png
Irisan NMOS tanpa kanal yang terbentuk (keadaan mati)
http://upload.wikimedia.org/wikipedia/commons/thumb/c/cc/N-channel_mosfet.svg/220px-N-channel_mosfet.svg.png
http://bits.wikimedia.org/skins-1.17/common/images/magnify-clip.png
Irisan NMOS dengan kanal yang terbentuk (keadaan hidup)

Moda operasi

Operasi dari MOSFET dapat dibedakan menjadi tiga moda yang berbeda, bergantung pada tegangan yang dikenakan pada saluran. Untuk mempermudah, perhitungan dibawah merupakan perhitungan yang telah disederhanakan[3][4].
Untuk sebuah MOSFET kanal-n moda pengayaan, ketiga moda operasi adalah:

Moda Inversi Lemah

Disebut juga moda Titik-Potong atau Pra-Ambang, yaitu ketika VGS < Vth
dimata V_th adalah tegangan ambang peranti.
Berdasarkan model ambang dasar, transistor dimatikan dan tidak ada penghantar antara sumber dan cerat. Namun pada kenyataannya, distribusi Boltzmann dari energi elektron memungkinkan beberapa elektron berenergi tinggi pada sumber untuk memasuki kanal dan mengalir ke cerat, menghasilan arus praambang yang merupakan fungsi eksponensial terhadan tegangan gerbang–sumber. Walaupun arus antara cerat dan sumber harusnya nol ketika transistor minatikan, sebenarnya ada arus inversi-lemah yang sering disebut sebagai bocoran praambang.
Pada inversi-lemah, arus berubah eksponensial terhadap panjar gerbang-ke-sumber VGS[5][6]
I_D \approx I_{D0}e^{\frac{V_{GS}-V_{th}}{nV_T}},
dimana ID0 = arus pada VGS = Vth dan faktor landaian n didapat dari
n = 1 + CD / COX,
dengan CD = kapasitansi dari lapisan pemiskinan dan COX = kapasitansi dari lapisan oksida.
Beberapa sirkuit daya-mikro didesain untuk mengambil keuntungan dari bocoran praambang.[7][8][9] Dengan menggunakan daerah inversi-lemah, MOSFET pada sirkuit tersebut memberikan perbandingan transkonduktansi terhadap arus yang tertinggi (gm / ID = 1 / (nVT)), hampir seperti transistor dwikutub. Sayangnya lebar-jalur rendah dikarenakan arus penggerak yang rendah.[10][11]

Moda trioda

Disebut juga sebagai daerah linear (atau daerah Ohmik[12][13]) yaitu ketika VGS > Vth dan VDS < ( VGS - Vth ).
Transistor dihidupkan dan sebuah kanal dibentuk yang memungkinkan arus untuk mengalir di antara sumber dan cerat. MOSFET beroperasi seperti sebuah resistor, dikendalikan oleh tegangan gerbang relatif terhadap baik tegangan sumber dan cerat. Arus dari cerat ke sumber ditentukan oleh:dimana μn adalah pergerakan efektif pembawa muatan, W adalah lebar gerbana,L adalah panjang gerbang dan Cox adalah kapasitansi oksida gerbang tiap unit luas. Transisi dari daerah eksponensial praambang ke daerah trioda tidak setajam seperti yang diperlihatkan perhitungan.
http://upload.wikimedia.org/wikipedia/commons/thumb/d/d7/IvsV_mosfet.png/300px-IvsV_mosfet.png
http://bits.wikimedia.org/skins-1.17/common/images/magnify-clip.png
arus cerat MOSFET vs. Tegangan cerat-ke-sumber untuk beberapa harga VGS  Vth, perbatasan antara moda linier(Ohmik) dan penjenuhan (aktif) diperlihatkan sebagai lengkung parabola diatas

Moda penjenuhan

Juga disebut dengan Moda Aktif[14][15]
Ketika VGS > Vth dan VDS > ( VGS - Vth )
Transistor dihidupkan dan kanal dibentuk, memungkinkan arus untuk mengalir di antara sumber dan cerat. Karena tegangan cerat lebih tinggi dari tegangan gerbang, elektron menyebar dan penghantaran tidak melalui kanal sempit tetapi melalui kanal yang jauh lebih lebar. Awal dari daerah kanal disebut penyempitan untuk menunjukkan kurangnya daerah kanal didekat cerat. Arus cerat sekarang hanya sedikit bergantung pada tegangan cerat dan dikendalikan terutama oleh tegangan gerbang–sumber.
I_D = \frac{\mu_n C_{ox}}{2}\frac{W}{L}(V_{GS}-V_{th})^2 \left(1+\lambda V_{DS}\right).
Faktor tambahan menyertakan λ, yaitu parameter modulasi panjang kanal, membuat tegangan cerat mandiri terhadap arus, dikarenakan oleh adanya efek Early.
g_m=\frac{2I_D}{V_{GS}-V_{th}}=\frac{2I_D}{V_{ov}},
dimana kombinasi Vov = VGS - Vth dinamakan tegangan overdrive.[16] Parameter penting desain MOSFET adalah resistansi keluaran rO:
r_O=\frac{1+\lambda V_{DS}}{\lambda I_D}=\frac {1/\lambda +V_{DS}} {I_D}.
http://upload.wikimedia.org/wikipedia/commons/thumb/6/63/Mosfet_linear.svg/220px-Mosfet_linear.svg.png
http://bits.wikimedia.org/skins-1.17/common/images/magnify-clip.png
Irisan MOSFET dalam noda linier (ohmik), daerah inversi kuat terlihat bahkan didekat cerat
http://upload.wikimedia.org/wikipedia/commons/thumb/6/69/Mosfet_saturation.svg/220px-Mosfet_saturation.svg.png
http://bits.wikimedia.org/skins-1.17/common/images/magnify-clip.png
Irisan MOSFET dalam moda penjenuhan (aktif), terdapat takik didekat cerat

Tipe MOSFET lainnya

MOSFET gerbang ganda

MOSFET gerbang ganda mempunyai konfigurasi tetroda, dimana semua gerbang mengendalikan arus dalam peranti. Ini biasanya digunakan untuk peranti isyarat kecil pada penggunaan frekuensi radio dimana gerbang kedua gerang keduanya digunakan sebagai pengendali penguatan atau pencampuran dan pengubahan frekuensi.

FinFET

FinFET adalah sebuah peranti gerbang ganda yang diperkenalkan untuk memprakirakan flek kanal pendek dan mengurangi perendahan sawar diinduksikan-cerat.
http://upload.wikimedia.org/wikipedia/commons/thumb/b/bb/Doublegate_FinFET.PNG/250px-Doublegate_FinFET.PNG
http://bits.wikimedia.org/skins-1.17/common/images/magnify-clip.png
Peranti FinFET gerbang ganda.

MOSFET moda pemiskinan

Peranti MOSFET moda pemiskinan adalah MOSFET yang dikotori sedemikian pura sehingga sebuah kanal terbentuk walaupun tidak ada tegangan dari gerbang ke sumber. Untuk mengendalikan kanal, tegangan negatif dikenakan pada gerbang untuk peranti kanal-n sehingga "memiskinkan" kanal, yang mana mengurangi arus yang mengalir melalui kanal. Pada dasarnya, peranti ini ekivalen dengan sakelar normal-hidup, sedangkan MOSFET moda pengayaan ekivalen dengan sakelar normal-mati.[17]
Karena peranti ini kurang berdesah pada daerah RF dan penguatan yang lebih baik, peranti ini sering digunakan pada peralatan elektronik RF.

Logika NMOS

MOSFET kanal-n lebih kecil daripada MOSFET kanal-p untuk performa yang sama, dan membuat hanya satu tipe MOSFET pada kepingan silikon lebih murah dan lebih sederhana secara teknis. Ini adalah prinsip dasar dalam desain logika NMOS yang hanya menggunakan MOSFET kanal-n. Walaupun begitu, tidak seperti logika CMOS, logika NMOS menggunakan daya bahkan ketika tidak ada pensakelaran. Dengan peningkatan teknologi, logika CMOS menggantikan logika NMOS pada tahun 1980-an.

MOSFET daya

MOSFET daya memiliki struktur yang berbeda dengan MOSFET biasa.[18] Seperti peranti semikonduktor daya lainnya, strukturnya adalah vertikal, bukannya planar. Menggunakan struktur vertikal memungkinkan transistor untuk bertahan dari tegangan tahan dan arus yang tinggi. Rating tegangan dari transistor adalah fungsi dari pengotoran dan ketebalan dari lapisan epitaksial-n, sedangkan rating arus adalah fungsi dari lebar kanal. Pada struktur planar, rating arus dan tegangan tembus ditentukan oleh fungsi dari dimensi kanal, menghasilkan penggunaan yang tidak efisien untuk daya tinggi. Dengan struktur vertikal, besarnya komponen hampir sebanding dengan rating arus dan ketebalan komponen sebanding dengan rating tegangan.
MOSFET daya dengan struktur lateral banyak digunakan pada penguat audio hi-fi. Kelebihannya adalah karakteristik yang lebih baik pada daerah penjenuhan daripada MOSFET vertikal. MOSFET vertikal didesain untuk penggunaan pensakelaran.
http://upload.wikimedia.org/wikipedia/commons/thumb/9/9f/Power_mos_cell_layout.svg/200px-Power_mos_cell_layout.svg.png
http://bits.wikimedia.org/skins-1.17/common/images/magnify-clip.png
Irisan sebuah MOSFET daya dengan sel persegi. Sebuah transistor biasanya terdiri dari beberapa ribu sel.

DMOS

DMOS atau semikonduktor–logam–oksida terdifusi–ganda adalah teknologi penyempurnaan dari MOSFET vertikal. Hampir semua MOSFET daya dikonstruksi dengan teknologi ini.




Kelebihan dan Kekurangan
Kelebihan mosfet
1.Hambatan dalam input sangat besat yaitu sekitarΩ.
2.Noisenya kecil karena pembanwa muatan pada jfet tidak melewati hubungan p-n sama sekali.
3.densitas jfet sangat tinggi sehingga dapat dibentuk rangkaian integrsi lebih padat.
4.lebih stabil terhadap suhu.
5.mempunyai impendasi input besar
6.tegangan off set nol
7.mudah dibuat
8.dalam pembuatan IC ,mosfet mempunyai konstruksi paling kecil
9.dalam rangkaian logika ,mempunyai arus diskrit yang tinggi         
Kelemahan mosfet
1.kecepatan switchingnya lebih lambat/rendah.
2.tidak mampu menanggi daya besar,walaupun saat ini sudah ada jfet yang mampu bekerja untuk daya besar.
3. Transistor MOSFET yang dikenal dengan sebutan transistor MOS umumnya gampang rusak. Ada kalanya karena tegangan gate  yang melebihi tegangan VGS(max). Karena lapisan oksida yang amat tipis, transistor MOS rentan terhadap tegangan statik (static voltage) yang bisa mencapai ribuan volt. Untuk itulah biasanya MOS dalam bentuk transistor maupun IC selalu dikemas menggunakan anti static.Terminal atau kaki-kakinya di hubung singkat untuk menghindari tegangan statik ini. Transistor MOS yang mahal karena RDS(on) yang kecil, biasanya dilengkapi dengan zener didalamnya. Zener diantara gate dan source ini berfungsi sebagai proteksi tegangan yang berlebih. Walapun zener ini sebenarnya akan menurunkan impedansi input gate, namun cukup seimbang antara performance dan harganya itu.
4.bentuk rangkaian logika mempunyai pensaklaran yang lambat.
Kelebihan jfet
1.Hambatan dalam input sangat besat yaitu sekitarΩ.
2.Noisenya kecil karena pembanwa muatan pada jfet tidak    melewati hubungan p-n sama sekali.
3.densitas jfet sangat tinggi sehingga dapat dibentuk rangkaian integrsi lebih padat.
4.lebih stabil terhadap suhu.
5.relatif lebih tahan terhadap radiasi
6.mempunyai stabilitas thermis yang baik
7.tegangan off set nol
8.mudah dibuat
9.dalam pembuatan IC ,mosfet mempunyai konstruksi paling kecil
10.dalam rangkaian logika ,mempunyai arus diskrit yang tinggi       


Kelemahan jfet
1.kecepatan switchingnya lebih lambat/rendah.
2.tidak mampu menanggi daya besar,walaupun saat ini sudah ada mosfet yang mampu bekerja untuk daya besar.

















DaftarPusataka
-         http://id.wikipedia.org/wiki/Transistor_efek_medan_gerbang_pertemuan

Tidak ada komentar:

Posting Komentar